

一种双回路驱动的纳秒快前沿高重复频率脉冲源

黄寅¹, 孟永鹏¹, 黄彦钦¹, 王亚杰², 高新宇¹, 成永红¹

(1. 西安交通大学电力设备电气绝缘国家重点实验室, 710049, 西安; 2. 西安电子工程研究所, 710100, 西安)

摘要: 为满足电子设备在高重频、快前沿脉冲下的电磁损伤机理与工作防护技术研究的需要, 本文利用漂移阶跃恢复二极管(DSRD)开断速度快、重复频率高等优点, 基于正反向电流泵浦原理设计了一种新型双回路驱动的纳秒快前沿高重复频率脉冲发生电路。首先计算了双回路驱动脉冲发生电路的主要元件参数, 建立了DSRD的PSpice等效模型, 通过仿真分析了脉冲电路输入电压、触发时间、负载电阻、DSRD寄生电容等对输出脉冲前沿、脉宽(半峰宽)、幅值的影响规律, 并通过电路参数优化得到了预期的脉冲输出指标, 所设计的双回路驱动脉冲发生电路有效提升了储能电感充放电效率, 提高了脉冲源工作频率。根据所设计的电路参数, 最终研制出一台输出前沿1.87 ns、脉宽8.3 ns、幅值1 kV、工作频率3 MHz的纳秒快前沿高重复频率脉冲电源, 为研究脉冲功率环境下的电磁效应和防护提供了实验手段和技术支持。

关键词: 快前沿; 高重频; 脉冲源; 漂移阶跃恢复二极管

中图分类号: TN782 **文献标志码:** A

DOI: 10.7652/xjtuxb202110013 **文章编号:** 0253-987X(2021)10-0114-09



OSID 码

A Pulse Source with Dual-Loop Driven Nanosecond Fast Risettime and High Repetition Frequency

HUANG Yin¹, MENG Yongpeng¹, HUANG Yanqin¹, WANG Yajie²,
GAO Xinyu¹, CHENG Yonghong¹

(1. State Key Laboratory of Electrical Insulation and Power Equipment, Xi'an Jiaotong University, Xi'an 710049, China;

2. Xi'an Electronic Engineering Research Institute, Xi'an 710100, China)

Abstract: In order to meet the needs of research on the electromagnetic damage mechanism and work protection technology of electronic equipment under high repetition frequency and fast rise time pulse, a novel dual-loop driven repetition frequency generating circuit with nanosecond rise time is designed. It bases on the principle of forward and reverse current pumping and uses the advantages of drift step recovery diode (DSRD) with fast breaking speed and high repetition frequency. Firstly, the main component parameters of the dual-loop driven pulse generating circuit are calculated, and an equivalent simulation model of the DSRD is established by PSpice. Influences of input voltage, trigger time, load, DSRD parasitic capacitance and other circuit parameters on the output pulse risetime, pulse width (half-peak width) and amplitude are analyzed, and the expected pulse output index is obtained by optimizing the circuit parameters. The designed dual-loop driven pulse generating circuit effectively improves the charging and discharging efficiency of the energy storage inductor and the working frequency of the pulse

source. According to the circuit parameters designed, a nanosecond fast rise time and high repetition frequency pulse source with 1.87 ns rise time, 8.3 ns pulse width, 1 kV amplitude, and 3 MHz repetition frequency is finally developed, which provides an important experimental means and technical support for the study of electromagnetic effect and protection under the pulsed power environment.

Keywords: fast risetime; high repetition frequency; pulse source; drift step recovery diode

随着科学技术的不断进步,电子设备在不断小型化和集成化的同时,也增加了其对电磁干扰的敏感性和易损性,使得电磁威胁变得越来越突出^[1-2]。由于强电磁脉冲不断实现超大功率化和超宽带化,迫使各国积极开展电子设备在强电磁脉冲环境下的适应性及其防护加固技术的研究^[3]。对于电磁脉冲环境及其工程防护技术的研究,以及各种电磁脉冲防护措施防护效果的检验与评定,均离不开电磁脉冲模拟试验^[4-5]。电磁脉冲模拟环境一般通过模拟系统产生,该系统主要由脉冲源、天线和测试系统组成^[6]。模拟系统所能提供的模拟环境取决于脉冲源与天线的设计,其中脉冲源是电磁脉冲模拟器中提供电磁能量的核心装置,其性能指标将直接决定着电磁脉冲模拟环境的参数指标。

实际上,真实的电磁脉冲环境是非常复杂的,单脉冲并不能模拟真实的电磁脉冲环境,高重复频率的脉冲比单脉冲更接近于真实情况中的电磁脉冲环境,故重复频率参数也逐渐纳入到模拟试验环境的标准中^[7-8]。在工业应用方面,大功率和高能量已不是单纯追求的目标,相比之下更重要的是脉冲波形和重复频率^[9-10]。围绕设计并研发具有快前沿、窄脉宽(半高宽,本文中脉宽均代表波形半高宽度)或高重复频率参数特性的脉冲电源,国内外学者开展了一系列的研究。国内方旭等人研制了一套前沿 700 ps、幅值 2 kV、工作频率 200 kHz 的脉冲源,可连续工作 3 min^[11];赖雨辰等采用漂移阶跃恢复二极管(DSRD)器件与脉冲变压器研制了一套纳秒级前沿、幅值可调、工作频率 400 kHz 的固态脉冲源^[12];国际上,Grekhov 采用快速离化二极管开关(FID)技术研制了一套可产生 10 kV、前沿 80 ps、重复频率 100 kHz 的 GIN-10 型脉冲电压源^[13];Merensky 等研制一套幅值 2.2 kV、在脉冲串模式下工作频率仅为 1 MHz 的固态脉冲源^[14]。近年来,这些研究成果虽然凭借不断提升的幅值、重复频率以及更快的前沿和更窄的脉宽丰富了高功率电磁环境模拟与效应的研究,但随着电磁脉冲技术研究逐渐向兆赫兹以上的工作领域拓展,对于具备更宽频谱

的纳秒快前沿窄脉宽,且重复频率达兆赫兹以上水平的脉冲电源的研究在国内仍鲜有报道,有关工作还需要进行更加深入的研究。

DSRD 是一种新型的半导体固态开关,它具有开断速度快、功率密度大、重复频率高等优点,被认为是脉冲功率发生器的理想固态开关^[15-16]。针对脉冲源的纳秒快前沿与 3 MHz 高重复频率参数,本文利用正反向泵浦电流原理设计了基于 DSRD 开关的脉冲仿真电路,采用双回路驱动方式的脉冲发生电路,与单回路驱动方式相比降低了储能电感的电流,提升了储能电感的充放电效率,优化了 DSRD 正反泵浦的工作条件,从而提高了脉冲发生电路的工作频率;建立了 DSRD 等效仿真模型,计算了脉冲发生电路的主要元件参数,并分析了输入电压、导通时间、负载电阻及 DSRD 寄生电容等对输出脉冲特性的影响规律,最终应用新型双回路驱动 DSRD 器件研制了一台纳秒快前沿高重复频率脉冲源,产生前沿小于 2 ns、幅值 1 kV、工作频率达 3 MHz 的重复频率脉冲。本文为开展与电磁脉冲相关的各种效能以及损伤规律提供了基础设备,同时也为等离子体化学应用及材料表面改性等工业应用提供了相应的技术支持。

1 脉冲源电路设计

1.1 DSRD 工作原理

相较于普通二极管,DSRD 本征部分的掺杂水平更低,从而能够实现漂移恢复。DSRD 的典型结构如图 1 所示^[17]。其一般由一个或多个 P⁺-N-N⁺结构组成,在实际器件制造过程中,一般采用多个 DSRD 串联堆叠而成。在脉冲发生电路中,由于 DSRD 空间电荷载流子的产生与消失是其工作特性的关键,因此一般采用反向泵浦电流将载流子强制复合,从而实现器件的快速关断。

输出脉冲波形的前沿与重复频率主要由所采用的 DSRD 器件的技术参数与脉冲发生电路的结构决定,目前国内外已应用的 DSRD 器件的主要技术参数如表 1 所示^[18-20]。




图 1 DSRD 典型结构示意图^[17]

Fig. 1 Schematic diagram of typical DSRD structure^[17]

表 1 DSRD 主要技术参数

Table 1 Main technical parameters of DSRD

参数	数值
开断时间 t_R/ns	0.5~20
电荷储存时间 t_S/ns	1~150
器件恢复时间 μs	<1

1.2 双回路驱动 DSRD 脉冲发生电路设计

设计的双回路驱动 DSRD 脉冲发生主电路如图 2 所示,其中 V_1 、 V_2 为输入直流源, V_3 为开关管 Q_1 与 Q_{1-1} 的触发源。电阻 R_2 为直流源 V_2 的隔离电阻,在产生高压脉冲时,使高压降在电阻上以保证 V_2 电压的恒定。




图 2 脉冲发生电路

Fig. 2 Pulse generating circuit

双回路电路的工作原理如下:当初始时间 $t=0$ s 时,开关管均为关断状态,回路中没有电流流动,电容 C_2 与 C_{2-1} 被直流源 V_1 、 V_2 充电至偏置电压 $\Delta V(\Delta V=V_1-V_2)$,之后开关管 Q_1 与 Q_{1-1} 在 V_3 的触发信号下导通,直流源 V_1 通过开关管回路对前级储能电感 L_1 与 L_{1-1} 分别充电,同时 Q_1 、 Q_{1-1} 、 C_2 、 C_{2-1} 、 L_2 、 L_{2-1} 分别与 DSRD 构成两组振荡放电回路,DSRD 在正向泵浦电流的作用下导通,经过开关管导通时间 ΔT 后,开关管 Q_1 与 Q_{1-1} 关断,此时 DSRD 在正向储存电荷的作用下仍然维持导通, V_1 通过 L_1 、 L_{1-1} 、 C_2 、 C_{2-1} 、 L_2 、 L_{2-1} , DSRD 回路对后级电感 L_2 与 L_{2-1} 进行反向充电,并对 DSRD 进行反向泵浦,反向电流不断消耗着先前泵入 P+-N-N+ 结中的储存电荷,当结中的正向电荷被消耗完时, DSRD 将在纳秒级的时间内关断,使得流经电感 L_2 与 L_{2-1} 的电流切换通路通过隔直电容 C_3 向负载 R_1 放电,从而形成前沿为纳秒级的快前沿脉冲。

放电回路中 L_2 、 L_{2-1} 与 R_1 的参数将直接影响脉冲的后延时间,从而改变脉冲波形的脉宽;而直流源 V_1 、 V_2 的差值^[21],开关管的导通时间 ΔT 将影响电感的充电电流与充电时间, L_1 与 L_{1-1} 的充电电流增加或充电时间增大,都将使得 DSRD 正向导通时所产生的载流子增多,反向泵浦时间将延长;电感 L_2 与 L_{2-1} 的电流越大,在负载上产生的脉冲电压峰值越高,反之,负载上产生的电压将降低。

当采用双回路驱动脉冲产生电路时,由于两回路为并联方式,因此实际对负载 R_1 放电回路中的电感 $L_0=(L_2L_{2-1})/(L_2+L_{2-1})$,即在产生同样参数的脉冲波形时,每条支路电感的取值约为单回路驱动时的 1 倍,而其峰值电流仅为单回路的 1/2,电感中存储的能量为

$$\left. \begin{aligned} W_{\text{双}} &= \frac{1}{2}(2L_0)\left(\frac{I_1}{2}\right)^2 \\ W_{\text{单}} &= \frac{1}{2}L_0I_1^2 \end{aligned} \right\} \quad (1)$$

式中: I_1 为开关管关断时的电流。根据式(1)可知,双回路驱动时每条支路中储能电感最大能量仅为单回路的一半;当脉冲产生电路为双回路驱动时,可提升每条支路储能电感的充放电效率,使快前沿脉冲源能够在更高的触发频率下稳定工作。

1.3 DSRD 等效模型

由于每层 P+-N-N+ 结存在电容效应,而电容的大小将直接影响到脉冲的前沿时间,此外 DSRD 器件在工作时也会产生相应的热损耗,如正向、反向热损耗、恢复损耗等,造成器件的发热升温。在仿真过程中,采用单一的二极管等效模型无法模拟出实际 DSRD 的工作情况。本文建立的等效模型采用 IN4007 二极管等效 DSRD 的 P-N 结构,通过 4 级串联来等效 P-N 结的多层堆叠,使用并联电容来等效 P-N 结所产生的电容效应,此外由于 DSRD 耐压值等参数的不同,其实际寄生电容的大小一般在 2~30 pF,可根据实际需求修改模型参数,同时用电阻等效实际的热阻及相应损耗,阻值取 1~3 Ω ,建立的等效 DSRD 仿真模型如图 3 所示。




图 3 DSRD 等效仿真模型

Fig. 3 Equivalent simulation model of DSRD

纳秒快前沿高重复频率脉冲源设计中使用的

DSRD 器件如图 4 所示。器件耐压值为 4 kV,经测试其导通电阻 R 约为 $1\ \Omega$,寄生电容 C 约为 $20\ \text{pF}$,开断时间 $t_R < 2\ \text{ns}$ 。在建立该器件的等效模型时,采用器件实际参数进行仿真设计。




图 4 DSRD 器件

Fig. 4 DSRD device

2 脉冲源主回路参数设计

以输入 V_1 为 100 V、负载电阻 R_1 为 $50\ \Omega$ 产生脉宽 8 ns、幅值 1 kV、重复频率 3 MHz 的重频快前沿脉冲为输出目标,进行脉冲产生电路中主要元件参数的计算。

首先对电感 L_2 与 L_{2-1} 进行计算,使放电回路的时间常数满足脉冲波形脉宽的要求。以图 2 左半部分的单回路为例,当 L_2 对 R_1 放电时, L_1 中储存的能量已全部转移到 L_2 中,此时流经 L_1 的电流 IL_1 约为 0.19 A,相对于 IL_2 较小,因此可只考虑 L_2 对放电回路的影响。

$$I_R = I_0 (1 - e^{-\frac{t}{\tau}}) = I_0 (1 - e^{-\frac{R_1}{L_0} t}) \quad (2)$$

式中: $L_0 = (L_2 L_{2-1}) / (L_2 + L_{2-1})$,即 L_0 为 L_2 和 L_{2-1} 的并联值; I_R 为负载 R_1 上的实时电流; I_0 为负载上产生的峰值电流。由于 DSRD 等效仿真模型在实际仿真过程中关断时间为 2 ns 左右,即当负载上实时电流下降到峰值电流一半的时间为 6 ns 时,整个脉冲波形的脉宽时间约为 8 ns,故可令 $I/I_R = 2$,由式(2)可得

$$L_0 = R_1 t / \ln \frac{I_0}{I_R} \quad (3)$$

将 $t = 6\ \text{ns}$ 、 $R_1 = 50\ \Omega$ 代入式(3)可得 $L_0 = 432.8\ \text{nH}$ 。考虑实际仿真前沿时间等因素,可取电感 L_0 为 $450\ \text{nH}$,即 $L_2 = L_{2-1} = 900\ \text{nH}$ 。在正反向电流泵浦过程中,电感 L_2 与 L_{2-1} 的能量均来自于 L_1 与 L_{1-1} ,加之回路中的热损耗, L_1 、 L_{1-1} 的取值将略大于 L_2 、 L_{2-1} ,为了将前级电感中能量完全转移至后级,可取 $L_1 = L_{1-1} = 1\ 000\ \text{nH}$ 。因负载上电压幅值为 1 kV,可知 $I = 20\ \text{A}$,故 L_1 、 L_{1-1} 在开关管关断时的电

流 I_1 应为 1 A。在开关管导通时,直流源 V_1 稳压电容 C_1 ,开关管 Q_1 、 Q_{1-1} 与电感 L_1 、 L_{1-1} 构成两路二阶过阻尼振荡电路,仿真电路中使用 R_s 等效开关管的导通电阻,则 L_1 、 L_{1-1} 的充电电流可表示为

$$I_1 = \frac{V_1}{L(p_1 - p_2)} (e^{p_1 t} - e^{p_2 t}) \quad (4)$$

其中

$$p_1 = -\frac{R_s}{2L} + \sqrt{\left(\frac{R_s}{2L}\right)^2 - \frac{1}{LC_1}} \quad (5)$$

$$p_2 = -\frac{R_s}{2L} - \sqrt{\left(\frac{R_s}{2L}\right)^2 - \frac{1}{LC_1}} \quad (6)$$

将 $V_1 = 100\ \text{V}$ 、 $L_1 = 1\ 000\ \text{nH}$ 、 $R_s = 0.1\ \Omega$ 、 $C_1 = 1\ \mu\text{F}$ 、 $I_1 = 10\ \text{A}$ 代入式(4)得 $t = 93.6\ \text{ns}$,故可取开关管导通时间 ΔT 为 95 ns。采用计算得到的元器件参数搭建脉冲源主回路的 PSpice 仿真模型,脉冲源以输入参数 $V_1 = 100\ \text{V}$ 、 $V_2 = 60\ \text{V}$ 、 $\Delta T = 95\ \text{ns}$ 进行仿真。图 5~7 分别为实际仿真时负载上产生的快前沿脉冲波形,储能电感与 DSRD 的电流波形,以及负载上的重复频率脉冲串。可以看到,输出脉冲前沿为 1.46 ns,脉宽为 8.8 ns,幅值 1 025 V,重复频率 3 MHz,各项参数满足预期输出指标。




图 5 负载上产生的快前沿脉冲

Fig. 5 Fast rise time pulse generated on the load

值得注意的是,当要求产生脉冲后沿时间较长且幅值较高时,会出现实际输出脉冲幅值低于理论计算值的情况。这是由于当前级电感将开关管导通时间内所储存能量完全传递至后级电感时,后级电感中的电流将达到最大值,但由于反向泵浦电流持续时间不足以将二极管中所积累的正向电荷消耗完全,二极管尚未关断,根据式(7),可认为 DSRD 中所产生的电荷数量为流过电流对时间的积分。也就是说,当正向泵浦电流与坐标轴包围的面积与反向泵浦电流的大小相等时,DSRD 中积累的电荷全部




图 6 储能电感与 DSRD 的电流波形

Fig. 6 Current waveform of energy storage inductor and DSRD




图 7 负载上产生的重频脉冲串

Fig. 7 Repetitive pulse train generated on the load

被消耗完,二极管关断,如图 8 所示。电荷数量的计算公式为

$$Q = \int_{t_1}^{t_2} Idt \tag{7}$$




图 8 储能电感与 DSRD 的电流波形

Fig. 8 Current waveform of energy storage inductor and DSRD

从图 8 可以看出,当后级电感电流达到最大值时(图中 A 点),由于 DSRD 未关断,后级电感将对前级电感进行反向充电;当二极管积累电荷消耗完全时(图中 B 点),回路电流切换通路,对负载进行放电,但由于电流下降,脉冲峰值无法达到预期输出指标。

因此在计算后延时间较长、幅值较高的脉冲电路参数时,应将 ΔT 适当增大,提高后级电感的电流幅值,使得 DSRD 关断时,后级电感的电流大小为实际需求的电流值,从而得到满足幅值要求的快前沿脉冲波形。

根据仿真计算得到的脉冲源发生电路主要元件输入参数如表 2 所示。

表 2 脉冲电路相关参数

Table 2 Related parameters of pulse circuit	
电路参数	参数值
输入直流电压 $V_1, V_2/V$	100, 60
前级电感 $L_1, L_{1-1}/nH$	1 000, 1 000
后级电感 $L_2, L_{2-1}/nH$	900, 900
电容 $C_2, C_{2-1}/nF$	100, 100
隔直电容 $C_3/\mu F$	15
隔离电阻 $R_2/k\Omega$	10
负载电阻 R_1/Ω	5

3 脉冲源输出特性影响因素分析

3.1 开关管导通时间对脉冲输出特性的影响

开关管 Q_1, Q_{1-1} 的导通时间将决定前级电感的充电时间,即决定脉冲发生回路中的电流峰值,从而改变快前沿脉冲的输出特性。图 9 所示为脉冲电路输出幅值、前沿及脉宽随开关管的导通时间 ΔT 的变化。可以看出,随着导通时间的延长,输出脉冲的




图 9 ΔT 对脉冲输出特性的影响

Fig. 9 The influence of ΔT on pulse output characteristics

幅值近似呈现线性增长,未出现后级电感反向充电造成幅值下降的现象。脉冲前沿基本保持不变,而脉宽将随着回路中充电电流的增大略微下降。在设计脉冲输出电路元件参数时,应考虑充电电流对脉冲后沿的影响,此外在要求脉冲输出幅值较高时,应考虑 DSRD 正向积累电荷消耗的问题,并根据实际情况调整开关管的导通时间,从而满足对快前沿脉冲参数的需求。

3.2 输入电压对脉冲输出特性的影响

当脉冲电路输入直流电压 V_1 增大时,电容 C_2 、 C_{2-1} 两端电压差 ΔV 将增大,使得开关管导通时前级储能电感的充电电流上升速度更快。脉冲电路各项输出特性随直流输入电压 V_1 的变化如图 10 所示。




图 10 V_1 对脉冲输出特性的影响

Fig. 10 The influence of V_1 on pulse output characteristics

从图 10 可以看出,当输入直流电压小于 125 V 时,输出脉冲的幅值呈现线性增长,而在直流电压较大时,电压幅值的增加不再符合线性增长,说明脉冲发生电路中出现了 DSRD 正向积累电荷过多的现象,导致幅值略微下降。与开关管导通时间对输出特性的影响类似,直流输入电压的改变对脉冲前沿的影响较小,而当回路中电流峰值增大时,同样出现了脉宽减小的现象。

3.3 负载电阻对脉冲输出特性的影响

由式(2)(3)可知:输出负载 R_1 的变化将直接影响输出脉冲的幅值与脉宽。当输出负载变化时,脉冲电路各项输出特性的变化如图 11 所示。

从图 11 可以看到,随着输出负载的增大,脉宽的减小速度逐渐缓慢并趋于稳定,而负载变化对脉冲前沿无明显影响,此外负载的线性增加并不能使电压幅值线性增加,负载的增大将影响脉冲发生回路的电流峰值,使脉冲幅值上升趋势变缓。

3.4 DSRD 寄生电容对脉冲输出特性的影响

DSRD 器件的技术参数将直接决定脉冲波形的




图 11 R_1 对脉冲输出特性的影响

Fig. 11 The influence of R_1 on pulse output characteristics

前沿与脉宽等特性,通过调整 DSRD 等效仿真模型中寄生电容的取值,得到脉冲电路各项输出特性的变化如图 12 所示。可以看出,当寄生电容增大时,输出脉冲的前沿明显延长,前沿的变化同样会引起波形脉宽的略微增加。此外当寄生电容减小时,在 DSRD 关断时流过其的电流减小,放电回路电流增大,将使得输出电压幅值增大。因此,在进行 DSRD 器件筛选时,应根据具体脉冲前沿要求选取寄生电容合适的器件。




图 12 DSRD 寄生电容对脉冲输出特性的影响

Fig. 12 The influence of DSRD parasitic capacitance on pulse output characteristics

3.5 开关管触发同步性对脉冲输出特性的影响

对于双回路驱动的脉冲发生电路,两个开关管触发同步性将影响两条储能回路中电感储存的能量。如图 13 所示,当两个开关管的触发时间差值 $|T_1 - T_2| < 10$ ns 时,所产生的快前沿脉冲无明显的区别,能够满足相应的参数要求,而当触发时间差大于 15 ns 时,将对输出脉冲的电压幅值与脉宽产生较大的影响,电压幅值将急剧下降,造成波形畸变或失真。因此在实际脉冲源的设计中应当采取相应

的同步触发措施,保证两个开关管的触发时间差小于 10 ns,保证输出波形的各项参数符合要求。




图 13 触发时间差对脉冲输出特性的影响

Fig. 13 The influence of trigger time difference on pulse output characteristics

4 脉冲源的设计与实现

4.1 脉冲源设计

根据仿真分析结果,在脉冲源实际研制过程中,首先根据输出参数需求对其中的 DSRD 开关器件及储能电感分别进行筛选和设计,从而确定脉冲波形的前沿和工作频率。输出脉冲波形的幅值与脉宽可通过调节直流输入电压、开关管触发时间及输出负载来进行调整。

本文设计的快前沿脉冲源整体结构如图 14 所示,控制核心采用快速低功耗 FPGA(EP3C5E144I7N)作为核心控制器,驱动电路中采用的金属氧化物半导体场效应晶体管(MOSFET)为 IXYS 公司的 DE475-102N21A,其最大漏源击穿电压 $V_{\text{DS}} = 1\,000\text{ V}$,开通和关断时间分别约为 5、8 ns^[22]。驱动电路部分采用高速电压比较器将触发信号前沿进一步缩短并将信号幅值升高至 5 V,保证了两个 MOS 管的同步触发,并可通过上位机设置输出脉冲的幅值、频率、工作模式等各项参数对电源的输出进




图 14 快前沿脉冲源整体结构框架

Fig. 14 The overall structure frame of the fast rise time pulse source

行控制。

图 15 为设计得到的脉冲源电路,整体结构按照低压与高压分区布置,低压分区包含电平转换部分、控制电路部分,高压分区包含双路并联脉冲形成的主回路,布局为轴对称结构设计,满足并联工作同步性要求,并降低了各功率器件的热功耗。负载采用特征阻抗为 5 Ω 的同轴负载,以便能较为理想地反映脉冲源的各项输出特性,验证所设计的双回路驱动 DSRD 脉冲发生电路的可行性,在其他应用场景下,需考虑不同负载类型对脉冲波形参数的影响。




图 15 脉冲源电路

Fig. 15 Pulse source circuit

4.2 实测波形

对研制出的纳秒快前沿高重复频率脉冲源进行了测试,在设定输入直流电压 100 V、重复频率 3 MHz 条件下,负载上所产生的快前沿单个脉冲和重频脉冲波形分别如图 16 和图 17 所示,可以看到实测波形前沿(1%~90%)为 1.87 ns,脉宽 8.3 ns,重复频率 3.02 MHz,首个脉冲幅值达 156 V。相较于仿真波形,实测波形前沿略微增加,脉宽略微减小,这是因为等效 DSRD 的仿真模型采用的是理想二极管,在导通时可瞬时导通,而实际的 DSRD 在关




图 16 单个快前沿脉冲波形

Fig. 16 Single fast rise time pulse waveform

断过程中具有一定关断时间。此外受制作工艺以及电路中安装方式的影响,器件寄生电容会增加,使得波形前沿较仿真结果更长。而实际电路中电感非理想元件,将有一定的电阻,根据式(2)和(3)可知,这将使得回路的时间常数增大,负载上的放电时间变短,脉宽减小,图 11 的仿真结果也表明了脉宽随回路电阻增大而减小。

在图 17 中,单个脉冲幅值将随着脉冲数量的增加略微下降,这是由于脉冲源在高重频的工作环境下,各器件上将产生一定的热损耗,释放在负载上的能量将略微下降。脉冲幅值从 1 056 V 下降到 1 010 V,下降率 4.6%,最小脉冲幅值大于 1 kV,满足预期的输出指标。脉冲波形比较理想,工作稳定,能够满足相关的实验需求。




图 17 高重频快前沿脉冲

Fig. 17 High repetition frequency and fast rise time pulse

5 结 论

本文利用正反向泵浦电流原理设计了双回路驱动快速开关的快前沿重复频率脉冲电路。该电路提升了储能电感的充放电效率,优化了 DSRD 的正反向泵浦条件,使其重复工作频率可达 3 MHz。建立了 DSRD 等效模型,并计算了脉冲产生电路的主要元件参数,仿真分析了脉冲发生电路中不同参数对脉冲前沿、脉宽、幅值等输出特性的影响规律。研究表明 DSRD 器件参数直接影响脉冲的前沿与脉宽,输入电压与导通时间主要影响脉冲的电压幅值,而负载电阻的变化会影响脉冲的幅值与脉宽。

基于仿真设计参数,应用新型半导体固态开关 DSRD 研制出一台纳秒快前沿高重频脉冲源,可输出前沿 1.87 ns、脉宽 8.3 ns、幅值 1 kV、工作频率可达 3 MHz 的重复频率脉冲,为电磁防护、等离子体化学应用及材料表面改性等工业应用相关研究提

供了实验手段和技术支持。

参考文献:

- [1] 刘培国,刘晨曦,谭剑锋,等. 强电磁防护技术研究进展 [J]. 中国舰船研究, 2015, 10(2): 2-6.
LIU Peiguo, LIU Chenxi, TAN Jianfeng, et al. Analysis of the research development on HPM/EMP protection [J]. Chinese Journal of Ship Research, 2015, 10(2): 2-6.
- [2] LI Wei, WEI Guanghui, PAN Xiaodong, et al. Electromagnetic compatibility prediction method under the multifrequency in-band interference environment [J]. IEEE Transactions on Electromagnetic Compatibility, 2018, 60(2): 520-528.
- [3] 刘尚合,刘卫东. 电磁兼容与电磁防护相关研究进展 [J]. 高电压技术, 2014, 40(6): 1605-1613.
LIU Shanghe, LIU Weidong. Progress of relevant research on electromagnetic compatibility and electromagnetic protection [J]. High Voltage Engineering, 2014, 40(6): 1605-1613.
- [4] 傅海军,张维刚,岳思橙,等. 系统级电磁脉冲模拟试验技术 [J]. 现代防御技术, 2018, 46(3): 127-132.
FU Haijun, ZHANG Weigang, YUE Sicheng, et al. Electromagnetic pulse simulating test methods on system level [J]. Modern Defense Technology, 2018, 46(3): 127-132.
- [5] PRATHER W D, GIRI D V, GARDNER R L, et al. Early developments in sensors and simulators at the air force weapons laboratory [J]. IEEE Transactions on Electromagnetic Compatibility, 2013, 55(3): 431-439.
- [6] 贾伟,陈维青,谢霖森,等. 2.5 MV 快沿电磁脉冲模拟器脉冲源故障状态模拟分析 [J]. 西安交通大学学报, 2012, 46(12): 6562-6584.
JIA Wei, CHEN Weiqing, XIE Linsen, et al. Simulation analysis for fault states of 2.5 MV electro-magnetic pulse driver with fast rise time [J]. Journal of Xi'an Jiaotong University, 2012, 46(12): 6562-6584.
- [7] 肖建平. DSRD 高功率超宽谱脉冲源及其功率合成初探 [J]. 电子信息对抗技术, 2007, 22(4): 15-18.
XIAO Jianping. An available ultrafast switch for high power UWS applications DSRD [J]. Electronic Information Warfare Technology, 2007, 22(4): 15-18.
- [8] LEI Saiheng, FENG Deren. The development of a radiation simulator in possession of high repetitive frequency [C]//2013 IEEE 8th Conference on Industrial Electronics and Applications. Piscataway, NJ, USA: IEEE, 2013: 1203-1207.

- [9] ZENG Weirong, YU Liang, DONG Shoulong, et al. A novel high-frequency bipolar pulsed power generator for biological applications [J]. IEEE Transactions on Power Electronics, 2020, 35(12): 12861-12870.
- [10] HOSSEINI B, GUIONET A, AKIYAMA H, et al. Oil extraction from microalgae by pulsed power as a renewable source of energy [J]. IEEE Transactions on Plasma Science, 2018, 46(10): 3518-3523.
- [11] 方旭, 丁臻捷, 浩庆松, 等. 基于 DSRD 的高重频亚纳秒脉冲产生方法研究 [C]//第四届全国脉冲功率会议论文集. (2015-08-25) [2021-03-20]. http://www.zhangqiaokeyan.com/academic_corference_cn_meeting_1383_thesis/02022151290.html.
- [12] 赖雨辰, 谢彦召, 王海洋, 等. 基于 DSRD 的高重频固态脉冲源的研制 [J]. 强激光与粒子束, 2020, 32(10): 140-145.
- LAI Yuchen, XIE Yanzhao, WANG Haiyang, et al. Development of the high repetitive frequency solid state pulse generator based on DSRD [J]. High Power Laser and Particle Beams, 2020, 32(10): 140-145.
- [13] GREKHOV I V. Pulse power generation in nano- and subnanosecond range by means of ionizing fronts in semiconductors: the state of the art and future prospects [J]. IEEE Transactions on Plasma Science, 2010, 38(5): 1118-1123.
- [14] MERENSKY L M, KARDO A F, SHMILOVITZ D, et al. Efficiency study of a 22 kV, 1 ns, 1 MHz pulsed power generator based on a drift-step-recovery diode [J]. IEEE Transactions on Plasma Science, 2013, 41(11): 3138-3142.
- [15] 张琦, 宋法伦, 金晓, 等. 基于 DSRD 的纳秒级固态脉冲发生器的研制 [J]. 半导体技术, 2019, 44(6): 483-487.
- ZHANG Qi, SONG Falun, JIN Xiao, et al. Development of the nanosecond solid-state pulse generator based on DSRD [J]. Semiconductor Technology, 2019, 44(6): 483-487.
- [16] SAMIZADEH N M, HASHEMI S M, VAKILIAN M. DSRD-based HVdc power supply [J]. IEEE Transactions on Plasma Science, 2018, 46(6): 2108-2113.
- [17] KARDO-SYSOEV A F, EFANOV V M, CHASHNIKOV I G. Fast power switches from picosecond to nanosecond time scale and their application to pulsed power [C]//10th IEEE International Pulsed Power Conference. Piscataway, NJ, USA: IEEE, 1995: 342-347.
- [18] 周斌, 刘丽华, 方广有. 一种新型的漂移阶跃恢复二极管脉冲源设计 [J]. 电子设计工程, 2013, 21(24): 178-180, 183.
- ZHOU Bin, LIU Lihua, FANG Guangyou. Design of a novel pulser based on DSRD [J]. Electronic Design Engineering, 2013, 21(24): 178-180, 183.
- [19] 吴佳霖, 刘英坤. 高功率半导体开关器件 DSRD 的研究进展 [J]. 微纳电子技术, 2015(4): 17-21, 56.
- WU Jialin, LIU Yingkun. Research development of the high power semiconductor switching device DSRD [J]. Micronanoelectronic Technology, 2015(4): 17-21, 56.
- [20] LYUBLINSKY A G, KOROTKOV S V, ARISTOV Y V, et al. Pulse power nanosecond-range DSRD-based generators for electric discharge technologies [J]. IEEE Transactions on Plasma Science, 2013, 41(10): 2625-2629.
- [21] 王亚杰, 何鹏军, 荆晓鹏, 等. 基于漂移阶跃恢复二极管开关的脉冲源仿真计算 [J]. 强激光与粒子束, 2018, 30(9): 92-97.
- WANG Yajie, HE Pengjun, JING Xiaopeng, et al. Simulation and calculation of pulsed power source based on drift step recovery diode switching [J]. High Power Laser and Particle Beams, 2018, 30(9): 92-97.
- [22] 郭帆, 贾伟, 谢霖桑, 等. 基于半导体开关和 LTD 技术的高重频快沿高压脉冲源 [J]. 强激光与粒子束, 2016, 28(5): 113-117.
- GUO Fan, JIA Wei, XIE Linshen, et al. Measurement of the toroid magnetic switch [J]. High Power Laser and Particle Beams, 2016, 28(5): 113-117.

(编辑 亢列梅)